- 中古
- 書籍
- 書籍
Verilog HDLによるシステム開発と設計
定価 ¥3,190
2,200円 定価より990円（31%）おトク
獲得ポイント20P
残り1点 ご注文はお早めに
発送時期 1～5日以内に発送
商品詳細
| 内容紹介 | |
|---|---|
| 販売会社／発売会社 | 共立出版 |
| 発売年月日 | 2008/11/25 |
| JAN | 9784320122222 |
- 書籍
- 書籍
Verilog HDLによるシステム開発と設計
商品が入荷した店舗：0店
店頭で購入可能な商品の入荷情報となります
ご来店の際には売り切れの場合もございます
お客様宅への発送や電話でのお取り置き・お取り寄せは行っておりません
Verilog HDLによるシステム開発と設計
¥2,200
残り1点
ご注文はお早めに
商品レビュー
5
1件のお客様レビュー
- ネタバレ
※このレビューにはネタバレを含みます
設計検証についての記述がある 部分正当性 カットポイント 帰納的アサーション 検証条件 停止性 は勉強になった。 SSMD(static state machine description)とう論理合成を前提とする性格なnaRTLのハードウェア記述を行うとのこと。 この本でシステムとはコンピュータのこと。 CISC-1, CISC-3のCPUの事例がある。
Posted by 