Verilog HDLによるシステム開発と設計 の商品レビュー

高橋隆一【著】

2013/02/21

設計検証についての記述がある
　部分正当性
　　カットポイント
　　帰納的アサーション
　　検証条件
　停止性
は勉強になった。

SSMD(static state machine description)とう論理合成を前提とする性格なnaRTLのハードウェア記述を行うとのこと。

この本でシステムとはコンピュータのこと。
CISC-1, CISC-3のCPUの事例がある。