ディジタル数値演算回路の実用設計 の商品レビュー

鈴木昌治【著】

2017/03/24

多くのディジタル回路の教科書における演算回路の解説は加減算回路にとどまるのに対し、本書は乗除算回路や浮動小数点演算回路なども扱った実用書である。Verilog HDLのソースコードも掲載されており、具体的な回路がどうなっているのか理解することができる。（電子情報学専攻）

配架場所：工2・図書室
請求記号：548.22:Su96

◆東京大学附属図書館の所蔵情報はこちら
https://opac.dl.itc.u-tokyo.ac.jp/opac/opac_details/?reqCode=fromlist&lang=0&amode=11&bibid=2002323185&opkey=B149033347311326&start=1&totalnum=1&listnum=0&place=&list_disp=20&list_sort=6&cmode=0&chk_st=0&check=0

2011/06/24

リプルキャリアダという「さざ波桁上加算回路」では、桁上がり（キャリ）の処理で遅延が生じること。
遅延を少なくするために、キャリルックアヘッド（桁上り先読）によって、段数を減らすことができる。この計算をするためにgeneration(生成)とpropagation(伝搬）という概念を使って計算を行う。generationは、２つの信号のAND（論理積）。propagationはXOR(排他的論理和）を使う。
しかし、桁上がり先読みでは、ファンアウト（展開数）が大きくなります。そのため、配線が増え、充電（チャージ）、放電（ディスチャージ）が増えるため、配線遅延が増加することになります。ゲート遅延よりも配線遅延が大きくなる可能性がでているとのことです。

これらの問題を解決する方法とつぃて、APPNA（alternative parallel prefix network)を紹介しています。

また、コラムでは、pチャンネルトランジスタの方が、nチャンネルトランジスタよりも遅いことを紹介しています