VHDLとCPLDによるロジック設計入門 の商品レビュー

中幸政(著者)

2011/06/17

最初につまずく道具の導入から、入門にとどまらない内容の濃さに、これだと思いました。

XilinxのチップでISEでVerilog-HDLで書いたことがあったので、導入などの手続きは納得しながら読み進みました。

内容は、VHDLとVerilog-HDLの違いを理解しようとしながら読みました。
後半はVerilog-HDLでもやったことがなかったことが書かれているので、現在挑戦中です。

入門書にしては中身が濃く、一番のお勧めです。

ps.
P200に紹介のあるステートマシンエディタはずかしながら、初めて使いました。

同期、非同期のリセットの選択、
自分への再起の有無
を選択するだけで状態遷移図ができ、
ボタン一つでVDHLを生成します。

こんな便利な機能があったとは、、、

UMLの道具である
Enterprise Architectureの上位の版には
VHDL、Verilog-HDL 生成機能があります。

EnterPrise ArchitectのHDL自動生成機能は使ったことがあり、
自動生成機能の拡張が自分でできる利点はありますが。